PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-093887

(43) Date of publication of application: 06.04.2001

(51)Int.CI.

H01L 21/3065 H01L 29/78

H01L 21/336

(21)Application number: 11-269515

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

22.09.1999

(72)Inventor: MITSUTAKE KUNIHIRO


USHIKU YUKIHIRO

(54) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To manufacture a hollow in a substrate with satisfactory controllability.

SOLUTION: This method comprises a thin film accumulating step for accumulating a thin film on a semiconductor substrate (a), a thin film opening step for forming an opening at the thin film, by removing one part of the thin film and exposing the semiconductor substrate (b), a groove forming step for forming a groove having an opening which is not larger than the opening at the semiconductor substrate by removing one part of the exposed semiconductor substrate (d), and a heat treatment step for carrying out heat treatment to the groove and closing the opening of the groove (e).



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許山東公開登号 特開2001 — 93887

(P2001-93887A)

(43)公陽日 平成13年4月6日(2001.4.6)

(51) Int.CL?		織別記号	FΙ		ž	~73~~(参考)
HOIL	21/3085		HOIL	21/302	Č	5F004
	29/78			29/78	301X	5 F 0 4 O
	21/336				301Y	

審査請求 未請求 請求項の数10 OL (全 11 页)


(21)出顯番号	特顯平!1-289515	(71)出顧人 000003078
(22)出願日	平成11年9月22日(1999.9.22)	株式会社東芝 神奈川泉川崎市幸区堀川町72番地
		(72)
		(72) 発明者 牛久 幸広 神奈川県横浜市磯子区新杉田町 8 善地 株
		式会社束芝模浜事業所內 (74)代理人 100083806 弁理士 三好 参和 (外7名)
		Fターム(参考) 5F00M BD0M 18001 EA08 EA07 EB04 FA01
		5F04D DAGG DC01 EMOD FC00

(54) 【発明の名称】 半導体装置製造方法

(57)【要約】

【課題】 基板内部に空洞を制御性良く作製する。

【解決手段】 (a) 半導体基板上に薄膜を堆積させる 薄膜堆積ステップと、(b) 薄膜の一部を除去し、半導 体基板を露出させることにより、薄膜に関口部を形成す る薄膜関口部形成ステップと、(d) 露出した半導体基 板の一部を除去し、関口部と同じ若しくは小さい開口部 を育する溝を半導体基板に形成する溝形成ステップと、 (e) 溝に対して熱処理を加え、溝の開口部を閉じる熱 処理ステップを有する。



【特許請求の簡囲】

【請求項1】 半導体基板内に空洞を有する半導体装置 を製造する半導体装置製造方法において、

1

前記半導体基板上に薄膜を維備させる薄膜堆積ステップ ٤.

前記藻膜の一部を除去し、前記半導体基板を露出させる ことにより、当該薄膜に開口部を形成する薄膜開口部形 成ステップと.

前記翠出した半導体基板の一部を除去し、前記開口部と 同じ若しくは小さい関口部を有する潜を半導体基板に形 10 成する選形成ステップと

前記溝に対して熱処理を加え、当該溝の関口部を閉じる 熱処理ステップとを有する半導体装置製造方法。

【鹍水項2】 前記薄膜の開口部の少なくとも側壁に第 二の藻膜を堆積させた後に潜形成ステップを行なうこと を特徴とする請求項1に記載の半導体装置製造方法。

【語求項3】 前記薄膜の開口部の面積は前記溝のそれ の1倍以上9倍以下であることを特徴とする請求項1又 は語求項2に記載の半導体装置製造方法。

【請求項4】 前記薄膜は単層膜若しくは積層膜である 20 ことを特徴とする請求項1.請求項2又は請求項3に記 或の半導体装置製造方法。

【謂求項5】 半導体基板内に空洞を有する半導体装置 を製造する半導体装置製造方法において、

前記半導体基板に、底部の断面積が開口部のそれの1. 2倍以上である逆テーパ形状の溝を形成する溝形成ステ ップと、

前記潜に対して熱処理を加え、当該潜の関口部を閉じる 熱処理ステップとを有する半導体装置製造方法。

【請求項6】 半導体基板内に空洞を有する半導体装置 を製造する半導体装置製造方法において、

前記半導体基板に溝を形成する溝形成ステップと、

少なくとも漢の底部若しくは漢の下部の側壁に薄膜を堆 稱させる薄膜堆積ステップと、

前記溝に対して熱処理を加え、当該溝の開口部を閉じる 熱処理ステップとを有することを特徴とする半導体装置 製造方法。

【闘求項7】 前記半導体基板はシリコン基板であり、 前記薄膜はシリコン酸化膜若しくはシリコン窒化膜であ ることを特徴とする請求項6に記載の半導体装置製造方 40 【発明が解決しようとする課題】しかしながら、現在ま 法。

【語求項8】 半導体基板内に空洞を有する半導体装置 を製造する半導体装置製造方法において、

前記半導体基板上に当該半導体基板の融点よりも低い融 点を育する薄膜を堆積させる薄膜堆積ステップと、

前記薄膜および半導体基板の一部を除去し、滑を形成す る潜形成ステップと、

前記溝に対して熱処理を加え、当該溝の関口部を閉じる 熱処理ステップとを有することを特徴とする半導体装置 製造方法。

【請求項9】 前記半導体基板はシリコン基板であり、 前記薄膜はSiGe薄膜であることを特徴とする請求項 8に記載の半導体装置製造方法。

【請求項10】 前記薄膜の順厚は潜の関口径の大きさ の10%以上であることを特徴とする請求項8又は請求 項9に記載の半導体装置製造方法。

【発明の詳細な説明】

[0001]

【発明の層する技術分野】本発明は、半導体基板内に空 洞を有する半導体装置を製造する半導体装置製造方法に 関し、特に、基板原子の表面拡散を抑制する薄膜を用い ることにより、基板内部に空洞を制御性良く作製し、空 **洞作製に要する労力および時間を大帽に削減する技術に** 係る。

[0002]

【従来の技術】近年の半導体装置の製造技術の急激な造 歩により、MOSトランジスタの微細化が急速に進み、 よりコンパクトで軽量な電子機器を開発することが可能 となってきた。しかしながら、その一方で、MOSトラ ンジスタのソース/ドレイン間の距離の狭まりに起因す る短チャネル効果が無視することができない問題の一つ となっている。短チャネル効果は、半導体装置のしきい 値電圧を変化させる等、半導体装置の電気特性に大きな 影響を与えるために、短チャネル効果を抑制した半導体 袋厨の製造が要求されている。

【0003】とのような背景から、最近では、ソース/ ドレイン領域における不純物プロファイルをより浅く し. 急峻な不純物プロファイルを形成して短チャネル効 果を抑制するために、半導体装置の製造を従来よりも低 30 温で行なったり、より低い加速電圧で不純物イオン注入 処理を行なう等、様々な対策が施されている。

【0004】とのような緩々な対策の中、最近、特関平 11年113653号公報等に示されるように、MOS トランジスタのチャネル領域下に滞を形成し、その後、 形成された漢を熱処理し、溝の関口部を閉じ、チャネル 領域下に空洞を形成することにより、短チャネル効果を 抑制することができることが明らかとなり、短チャネル 効果抑制の一手法として大変注目を集めている。

[0005]

での所、チャネル領域下に空洞を形成し、短チャネル効 果を抑制する半導体装置製造方法には 以下に示すよう な解決すべき技術的課題がある。

【0006】第1に、一般に、短チャネル効果を効率的 に抑制するためには、基板内における空洞の深さ方向の 位置の制御等、基板内の空洞およびその上部のチャネル 領域を制御性良く作製することが重要であるが、従来ま での半導体装置製造方法では、空洞を形成する際に形成 する溝の深さのバラツキに起因して、空洞を形成した

50 後、半導体装置表面に凹凸が発生してしまう。

http://www4.ipdl.jpo.go.jp/tjcontenttrns.ipdl?N0000=21&N0400=image/gif&N0401=/NSA... 5/7/2004

【0007】第2に、従来までの半導体装置製造方法で は、潜を閉じる際の熱処理に要する時間が長い等。空洞 形成までに非常に多くの労力および時間が必要とされ、

効率的な半導体装置の製造が困難であった。

【①①①8】本発明は、上記技術的課題を鑑みてなされ たものであり、その目的は、基板内に空洞を制御性良く 作製し、空洞作製に要する労力および時間を大幅に削減 する半導体装置製造方法を提供することにある。

[0009]

るために、発明者らは、基板上に、基板原子の表面拡散 を抑えるための、関口部を有した薄膜を堆積し、薄膜の 関口部と同じ大きさ若しくは小さい開口部を有する、ト レンチ等の漢を基板に形成した後に、潜に対して熱処理 を超すことにより、基板内部に空洞を副御性良く形成 し、空洞作製に要する労力および時間を大幅に削減する ことが可能になるという考えに至った。

【①①10】上記の考えに基づいた本発明の第1の特徴 は、半導体基板内に空洞を有する半導体装置を製造する 半導体装置製造方法において、半導体基板上に薄膜を堆 20 締させる薄膜堆積ステップと、薄膜の一部を除去し、半 導体基板を奪出させることにより、薄膜に関口部を形成 する薄膜関口部形成ステップと、露出した半導体基板の 一部を除去し、開口部と同じ若しくは小さい関口部を有 する潜を半導体基板に形成する溝形成ステップと、溝に 対して熱処理を加え、海の開口部を閉じる熱処理ステッ プとを有する半導体装置製造方法であることにある。

【0011】上記機成によれば、基板原子の表面拡散を 抑えるための薄膜を操付近に堆積させ、薄膜と接触した 領域の基板は変形させずに、露出した領域のみを表面拡 30 方法であることにある。 散により変形させるので、基板内部に空洞を制御性良く 形成することができ、空洞作製に要する労力および時間 を大幅に削減することが可能となる。

【0012】なお、薄膜の閉口部の少なくとも側壁に第 二の薄膜を堆積させた後に潜形成ステップを行なうと良 い。これにより、海の関口部より小さい関口部を有する **港を容易に形成することができ、空洞作製に要する労力** および時間を大幅に削減することができる。

【0013】また、薄膜の開口部の面積は溝のそれの1 処理の際に関口部付近を先に閉じるととができるので、 **禕の深さがばらついた場合であっても、基板最表面の凹** 凸のバラツキを抑えることが可能となり、基板表面の平 坦性を悪化させることがなくなる。

【①①14】さらに、薄膜は単層膜若しくは積層膜であ るととが好ましい。これにより、薄膜が大きく物理的・ 化学的に変化することがなくなるので、海の形状変化を 制御することができ、空洞の形成が容易となる。

【①①15】一方、本発明の第2の特徴は、半導体基板

方法において、半導体基板に、底部の断面積が開口部の それの1.2倍以上である道テーパ形状の湯を形成する **港形成ステップと、隣に対して熱処理を加え、潜の関口** 部を閉じる熱処理ステップとを有する半導体装置製造方 法であることにある。

【0016】上記構成によれば、熱処理の際に、潜の関 口部付近を先に閉じることができるので、より短時間で 空洞を形成することが可能となる。

【10017】また、本発明の第3の特徴は、半導体基板 【課題を解決するための手段】上記技術的課題を解決す 10 内に空洞を有する半導体装置を製造する半導体装置製造 方法において、半導体基板に潜を形成する滞形成ステッ プと、少なくとも港の底部若しくは港の下部の側壁に薄 膜を堆積させる薄膜堆積ステップと、溝に対して熱処理 を加え、海の開口部を閉じる熱処理ステップとを有する 半導体装置製造方法であることにある。

> 【0018】上記機成によれば、薄膜により漢の下部に おける形状変化を抑制し、溝の関口部付近のみで形状変 化を超こさせることが可能となり、基板内部に空洞を制 御性良く形成することができる。

【0019】ととで、半導体基板としてはシリコン基 板、薄膜としてはシリコン酸化膜若しくはシリコン窒化 膜を用いることが望ましい。

【0020】さらに、本発明の第4の特徴は、半導体基 板内に空洞を有する半導体装置を製造する半導体装置製 造方法において、半導体基板上に半導体基板の融点より も低い融点を育する薄膜を堆積させる薄膜堆積ステップ と、藤膜および半導体基板の一部を除去し、溝を形成す る潜形成ステップと、海に対して熱処理を加え、潜の関 口部を閉じる熱処理ステップとを有する半導体装置製造

【0021】上記機成によれば、より短時間で基板内に 空洞を形成することができる。

【0022】なお、この場合、半導体基板としてはシリ コン芸板であり、薄膜としてはSiGe薄膜を用いるこ とが望ましい。

【0023】また、薄膜の膜厚は海の開口径の大きさの 10%以上にすると良い。

[0024]

【発明の実施の形態】本発明の半導体装置製造方法は、 倍以上9倍以下であることが窒ましい。これにより、熱 40 精力的な実験により抽出された知見に基づいて発案され たものである。そこで、本発明の実施形態に係る半導体 装置製造方法の詳細について触れる前に、図9乃至図1 3を参照して、との実験の内容について解説する。

> 【①025】発明者らは、副御性良く空洞を形成し、空 洞作製に要する労力および時間を大幅に削減するための 半導体装置製造方法を起索するに除して、基板上に、基 板原子の表面拡散を抑えるための、開口部を有した薄膜 を堆積し、薄膜の関口部と同じ大きさ若しくは小さい関 口部を有する。トレンチ等の溝を基板に形成した後に、

製造方法の妥当性および製造条件の絞り込みを行なうた めに、(1)蘇臘の関口径が操の関口径と等しい場合。 (2)薄膜の開口径が溝の開口径より大きい場合の2つ のケースに対して、薄膜を堆積させた基板をモデル化 し、基板原子の働きを表面拡散方程式を用いて調査し、 港の形状変化の様子を解析した。以下に、その解析結果 を示す。

【① 026】始めに、薄膜の関口径が潜の関口径と等し い場合についての解析結果について説明する。

い時の熱処理の進行に伴う潜の形状変化の様子を示す。 ここで、海の深さと海の開口径の長さの比(以下、アス ベクト比と表記) は10とした。

【0028】図から、薄膜90の関口径が滞の開口径と 等しい場合、熱処理時間T=6.0丁0経過後、溝の下 部でくびれが生じ(図9(b))、さらに、熱処理が進 み、時間T=10、5丁のとなると、溝の上部にもくび れが生じることがわかる (図9 (c))。また、図9 (d)に示すように、澆の深さが異なる場合(x=d 1. d2、d3. d4)であっても、 潜の最下部でほぼ 20 同じ大きさの空洞が形成され、空洞が形成されるまでの 時間は6.0丁0~6.6丁0と同程度となることが知 見された。なお、本明細書中で用いるTOは、時間の単 位を示し、例えば、数秒から数分程度の値であるとす。 る。また、TOは、熱処理時の雰囲気の種類や圧力、温 類や圧力、温度等の熱処理条件が同じ場合、TOを介し て、空洞が形成されるまでの時間の直接の比較を行なう ことができる。

【0029】以上をまとめると、図10に示すように、 **薄膜の関口径の大きさが潜のそれと同じである場合に** は、潜の下側から順に空洞を形成することができ、湯の 深さが深くない場合には、1個の空洞を形成することが 可能であることが知見された。一方、潜の深さのバラツ キが存在した場合には、くびれの位置や最表面の表面形 状がばらつき、極端な場合には、生成される空洞の数が 変わってしまうことも知見された。このような場合に、 基板上にエピタキシャル膜を堆積させる等の処理により 仮に益板表面を平坦化させても、空洞の位置自体が既に ばらついてしまっているので、短チャネル効果を効果的 40 に抑えることが難しいことが予想される。しかしなが ら、芸板最表面における窟みを抑える効果はある程度得 ることができると言える。

【0030】次に、薄膜の開口径が潜の関口径より大き い場合についての解析結果について説明する。

【0031】図11(a). (b)は、薄膜の開口径が 隣の開口径よりも大きい場合の熱処理の進行に伴う隣の 形状変化の様子を示す。ととで、薄膜の関口径Rm、溝 の開口径R()はRm=1.25R()の関係にあるとし た。

【0032】図から、薄膜の関口径を潜の関口径よりも 大きくすると、藤膜の関口径が隣の開口径と等しい場合 と違い、熱処理前の漢の深さの違いに係らず、溝が上側 の開口部付近で閉じることがわかる。また、薄膜の閉口 径が異なる場合 (Rm=2R()、3R()、5R()) であ っても、図11(c)に示すように同じ傾向が確認され 16.

【0033】以上をまとめると、薄膜の関口径が潜の関 口径よりも大きい場合、潜の関口部付近で先に潜を閉 【10027】図9は、薄膜の関口径が溝の関口径と等し 10 じ、空洞を形成することができるので、溝の深さがばら ついた場合であっても、基板の最衰面の形状はばらつか ず、また、空洞の位置自体も大きくばらつくことがない ことが知見された(図12参照)。

> 【0034】上記の2つの解析結果をまとめると、制御 性良く空洞を形成し、空洞作製に要する労力および時間 を大帽に削減するためには、(1)基板上に関口部を有 した薄膜を堆積し、(2)薄膜の関口部と同じ大きさ若 しくは小さい開口部を有する漢を基板に形成し、(3) **荷膜の関口径を潜の関口径よりも大きくすると良いこと** が明らかとなった。なお、(3)の薄膜の関口径が滞の 関口径よりも大きくすることの意義は、基板の角部を露 出させることにある。基板の角部を超出させるととによ り、潜の関口部付近における基板の曲率の非一様性を緩 和させる方向に基板の形状変化が生じ、漢の関口部を先 に閉じさせるというメリットが得られるのである。これ に対して、薄膜の関口径と潜の関口径が等しい場合、湯 の開口部付近の基板の曲率がほぼ一様となり、この付近 にける形状変化は起こりにくくなり、溝の関口部が先に 閉じなくなるのである。なお、薄膜の閉口径と潜の閉口 30 径が等しい場合、上記のようなメリットを望むことはで きないが、基板最衰面における窪みを抑える等の利点も あるので、場合によっては、薄膜の開口径と湯の開口径 を等しくすることも有効となるであろう。

【0035】最後に、漢の開口部付近に薄膜材料を配置 させた際の熱処理関始時から滞が閉じるまでの時間を解 析した結果を示す。

【0038】図13は、薄膜の関口径の変化に伴う関口 部付近が閉じるまでの時間の関係を示す。ここでは、ア スペクト比は10とした。

【0037】図から、薄膜の関口径Rmが5R0.2R 0.1.25R0と小さくなるにしたがって、溝の関口 部が閉じるまでの時間が短くなることがわかる。したが って、薄膜の開口径が小さい(海の開口径の大きさに近 い)方がより効率的に空洞を形成することができると言 うととができる。しかしながら、薄膜の関口径が小さく なり過ぎると、既述のように、基板の角部が丸まろうと **する駆動力が小さくなり、 益板の関口部が閉じなくなっ** 度以上となるようにすることが望ましいと言える。

50 【0038】以上が発明者らが行なった計算機実験(又

は、シミュレーション、又は、表面拡散方程式を用いた 「解析)により得られた知見である。そこで、以下では、 図1乃至図8を参照して、上記寒殿から得られた知見に 基づいた、本発明の実施形態に係る半導体装置製造方法 について詳しく説明する。なお、以下では「半導体基 板」としてシリコン基板を想定して話を進めるが、本発 明の技術範囲がこれに限られることはなく、例えば、同 じ個属半導体であるゲルマニウム基板等を用いても良 Ļa.

の実施形態に係る半導体装置製造方法を示す断面工程図 である。

【①040】本発明の第1の実施形態に係る半導体装置 の製造方法においては、

(a) 始めに、基板12上に薄膜11を形成した後に、 **薄膜11上にレジスト膜10を形成する。ここで薄膜1** 1の付質としては、(1) 基板との密着性が良く基板と 反応しない、(2) 薄膜全体又は一部が水素により還元 されにくい、(3)流動、化学変化、体積変化しにく い. (4) 耐熱性がある。(5) 機械的強度が大きい。 等の条件を満たすものを用いる。このような条件を満た す材料としては、例えば、シリコン窒化膜の単膜層やシ リコン窒化膜の単膜層を含んだ綺層膜等が考えられる。 なお、シリコン窒化膜を含む積層膜としては、シリコン 酸化膜の上にシリコン塩化膜を堆積させた二層構造の積 屈膜を用いると良い。

【0041】(b)次に、レジスト購10をマスクとし て、反応性イオンエッチング(以下、RIEと表記)処 理等の方法により、薄膜11の領域Aを異方性エッチン グし、除去する。

【りり42】(c)続いて、薄膜11をマスクとして、 基板 1 2 の領域 BをR 1 E 処理等の方法により異方性エ ッチングすると同時に、灰化処理等によりレジスタ膜1 ()を除去する。この結果、基板に海を形成することがで きる。なお、本明細書中でいう「湊」とは、トレンチ、 又は、ラインアンドスペースパターンのスペース部のよ うな細長い港の双方を意味するものとする。

【0043】(d)次に、藤膜11の開口径が潜のそれ よりも大きくなるように、藤順11の開口部付近Cを後 製造方法においては、薄膜の関口径は潜の関口径の1. 2~3.0程度、面積に換算すれば、マスクの開口面積 は潜のぞれの1.4~9.0倍となるように薄膜11を 後退させる。とこで、薄膜11として、シリコン酸化膜 上にシリコン窒化膜を積層させた二層構造のものを用い た場合には、シリコン酸化膜およびシリコン窒化膜をそ れぞれ、例えば、フッ酸および熱リン酸等を用いて後退 させると良い。なお、その際の後退量は時間制御により 制剤するものとする。

中で熱処理を施すことにより、漢の開口部を閉じ、基板 内部に空洞13を形成する。

【10045】(1)最後に、基板13上の薄膜11を除 去する。

【0048】以上の一連の処理ステップにより、制御性 良く空洞を形成し、空洞作製に要する労力および時間を 大幅に削減することができる。一方、上記の処理によっ て空洞が形成された基板表面を平坦化させる際は、図2 に示すように、始めに、アモルファスシリコン層を基板 【0039】(第1の実施形態)図1は、本発明の第1 10 上に堆積し結晶化させる。又は、エピタキシャル層を堆 行させた後に、 化学機械研磨等の手法を用いて、 基板表 面を平坦にするようにすると良い。

> 【0047】なお、薄膜11が綺層膜である場合には、 図3に示すように方法により、薄膜11の関口径を滞の それよりも大きくするようにしても良い。すなわち、

> (a)始めに、基板33上に薄膜32を形成し、続いて 薄膜32上に薄膜31を堆積させる。次に、薄膜31上 にレジスト膜30を形成する。

【0048】(b〉次に、レジスト購30をマスクとし 20 て、RIE処理等の方法により、薄膜31および薄膜3 2の領域Aを異方性エッチングし、除去する。

【0049】(c)続いて、薄膜31および薄膜32を マスクとして、基板33の領域BをRIE処理等の方法 により真方性エッチングし、基板に溝を形成すると同時 に、灰化処理等によりレジスタ膜30を除去する。

【0050】(d)次に、藤膜32の開口径が潜のそれ よりも大きくなるように、 藻膜32の開口部付近Cを後 退させる。

【0051】(e)続いて、 滞に対して非酸化性雰囲気 30 中で熱処理を経すことにより、湯の開口部を閉じ、基板 内部に空洞34を形成する。

【0052】(1)最後に、基板33上の薄膜31およ び薄膜32を除去する。

【0053】以上の処理ステップによれば、薄膜31な よび

陳良32の

上側からの

基板に対する

エッチング等の 物理的・化学的変化を抑制することができるので、半導 体装置の製造処理を制御性良く実行することが可能とな る.

【0054】また、薄膜11の関口径を滞のそれよりも 退させる。本発明の第1の実施形態に係る半導体装置の 40 大きくする処理は、図4に示すような方法で行なっても 良い。すなわち、

> (a)始めに、基板42上に薄膜41を形成し、次に、 薄膜41上にレジスト膜40を形成する。

【0055】(b)次に、レジスト膜40をマスクとし て薄膜41をRIE処理等の方法により鼻方性エッチン グした後に、薄膜41の側部に側壁43を形成する。そ の後、レジスト膜40を除去する。側壁43の形成方法 としては、例えば、シリコン塩化膜を基板表面全面に成 膜した後に、シリコン窒化膜に対して異方性エッチング

【0058】(c)続いて、薄膜41および側壁43を マスクとして、基板42の領域AをRIE処理等の方法 により異方性エッチングし、溝を形成する。

【0057】(d)次に、側壁43を除去するととによ り、潜の関口径よりも大きな関口径を有する薄膜層が形 成される。なお、側壁43の材料として、SIGe等と いった、基板よりも融点の低い半導体材料を用いている 場合には、この処理ステップを省くこともできる。

【0058】(e)続いて、 滞に対して非酸化性雰囲気 中で熱処理を施すことにより、海の開口部を閉じ、基板 10 内部に空洞44を形成する。

【りり59】(1)最後に、基板42上の薄膜41を除 去する。

【0060】 (第2の箕槌形態) 図5は、本発明の第2 の実施形態に係る半導体装置製造方法を示す断面工程図 である。

【0061】本発明の第2の実施形態に係る半導体装置 製造方法においては、

(a)始めに、墓板51上にレジスト膜50を形成す る。

【0062】(b)次に、レジスト膜50をマスクとし て、RIE処理等の方法により、基板51の領域Aを募 方性エッチングし、海を形成する。この際、海の閉口部 より潜の下部の方が断面積が大きい道テーパ形状となる ように操を形成する。具体的には、潜の断面積の最大値 が潜の関口部の面積の1.2倍以上となるようにする。 【0063】(c)続いて、灰化処理等によりレジスト

【0064】(d)最後に、漢に対して非酸化性雰囲気 中で熱処理を経すことにより、溝の開口部を閉じ、基板 30 51内部に空洞52を形成する。

膜50を除去する。

【0065】本発明の第2の実施形態に係る半導体装置 製造方法によれば、操の断面積が関口部に近づくにした がって小さくなるので、より短い時間で空洞を形成する ことができる。 さらに、本発明の第1の実施形態に係る 半導体裝置製造方法で用いた表面平坦化処理を縋すこと により基板表面を平坦にすることも可能であり、薄膜を 後退させれば、より高速に且つ制御性良く空洞を形成す るとともできる。

の実施形態に係る半導体装置製造方法を示す断面工程図 である。

【①067】本発明の第3の実施形態に係る半導体装置 製造方法においては、

(a) 始めに、基板61上にレジスト膜60を形成す る。

【0068】(b)次に、レジスト膜60をマスクとし て、RIE処理等の方法により、基板61の領域Aを算 方性エッチングし、海を形成する。その後、灰化処理等 によりレジスト膜60を除去する。

【10069】(c)続いて、基板表面上に薄膜62を堆 頼させる。ここで、薄膜62としては、シリコン酸化 膜、若しくは、シリコン窒化膜を用いることが望まし い。なお、薄膜62にシリコン酸化膜を用いた場合、熱 処理中に還元されて、空洞中にシリコン酸化膜が残らな い場合もあるので注意を要する。

10

【0070】(d)次に、溝の側壁部分を残して、薄膜 62の領域Bをエッチングする。

【10071】(e)続いて、 漢の内部に第2材料63を 堆積させる。ととで、第2材料63としては、感光性樹 脂等を用いることが望ましい。

【0072】(f)ひき続き、第2村斜63をマスクと する.

【0073】(g)次に、第2材料63を除去する。

【0074】(h)最後に、 溝に対して非酸化性雰囲気 中で熱処理を絡すことにより、漢の開口部を閉じ、基板 61内部に空洞63を形成する。

【10075】本発明の第3の実施形態に係る半導体装置 20 製造方法によれば、海の下部に基板原子の表面拡散を抑 える薄膜82を形成するので、漢の下部における形状の 変化を抑制し、潜の上側のみで形状変化を起こさせるこ とが可能となり、空洞の形状等、空洞の形成プロセスを 制御することができる。さらに、本発明の第1の実施形 艦に係る半導体装置製造方法で用いた表面平坦化処理を 基板に対して陥すことにより基板表面を平坦にすること も可能であり、開口径が潜のそれよりも大きい薄膜を基 板表面に堆積させれば、より高速に且つ制御性良く空洞 を形成することもできる。なお、本発明の第3の実施形 態に係る半導体装置製造方法は、形成する空洞の形状が 球形ではなく、縦長の形状である場合に最も有効となる であろう。

【0076】ととで、本発明の第3の実施形態に係る半 導体装置製造方法の応用例として、 図7に示すように、 滞の下部、若しくは、下部と側壁の下側のみに薄膜70 を形成するようにしても良い。この場合、第2村科72 の堆積置を制御することにより、側部における薄膜7() の高さを制御する。

【0077】(第4の実施形態)図8は、本発明の第4 【1)066】(第3の真餡形態)図6は、本発明の第3 40 の実餡形態に係る半導体装置製造方法を示す断面工程図 である。

> 【1)078】本発明の第4の実施形態に係る半導体装置 の製造方法においては、

> (a)始めに、 基板82上に、シリコンより融点が低い 薄膜である、SiとGeの混晶81を成膜し、さらに、 その上に、レジスト膜80を形成する。

> 【0079】(b)次に、レジスト膜80をマスクとし て、RIE処理等の方法により、SiGe膜81と基板 82の領域Aを異方性エッチングし、潜を形成する。

50 【0080】(c)続いて、灰化処理等によりレジスト

膜80を除去する。

【0081】(d)最後に、海に対して非酸化性雰囲気 中で熱処理を施すことにより、湯の開口部を閉じ、基板 82内部に空洞83を形成する。

11

【1)082】本発明の第4の実施形態に係る半導体装置 製造方法によれば、基板よりも融点の低い薄膜を用いて 熱処理を行なうので、より短い時間で空洞を形成すると とができる。さらに、本発明の第1の実施形態に係る半 導体統置製造方法で用いた表面平坦化処理を基板に対し て施すことにより基板表面を平坦にすることも可能であ 10 り、また、関口径が滞のそれよりも大きい薄膜を基板表 面に堆積させれば、より高速に且つ副御性良く空洞を形 成することもできる。

【①①83】なお、SiGe薄膜の膜厚は膜の閉口径の 大きさの10%以上にすると良い。

【0084】とのように、本発明はことでは記載してい ない様々実施の形態等を包含するということは十分に理 解すべきである。したがって、本発明はこの関示から妥 当な特許請求の範囲に係わる発明特定事項によってのみ 限定されるものでなければならない。

[0085]

【発明の効果】以上述べてきたように、本発明の半導体 装置製造方法によれば、潜の関口部付近に基板原子の表 面拡散を抑えるための薄膜材料を配置させた状態で基板 全体に対して熱処理を施すので、基板内部に空洞を制御 性良く形成し、空洞作製に要する労力および時間を大幅 に削減することが可能になる。

【0086】また、本発明の半導体装置製造方法によれ ば、基板の角部を露出させることにより、港の開口部付 近における基板の曲率の非一様性を緩和させる方向に基 30 板の形状変化が生じ、溝の開口部を先に閉じてしまうと いうメリットが得られるので、基板内部に空洞を副御性 良く形成し、空洞作製に要する労力および時間を大幅に 削減することが可能になる。

【①①87】さらに、本発明の半導体装置製造方法によ れば、漢の断面積が関口部に近づくにしたがって小さく なるので、より短い時間で空洞を形成することができ る。

【①088】さらに又、本発明の半導体装置製造方法に よれば、海の側壁に基板原子の表面拡散を抑える薄膜を 40 63.72 第2材料 形成するので、溝の側壁における形状の変化を抑制し、 滞の上側のみで形状変化を超こさせることが可能とな り、空洞の形状等、空洞の形成プロセスを制御すること ができる。

【①089】また、本発明の半導体装置製造方法によれ

は、甚板よりも融点の低い薄膜を用いて熱処理を行なう ので、より短い時間で空洞を形成することができる。 【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る半導体装置製造 方法を示す断面工程図である。

【図2】本発明の実施形態に係る基板表面平坦化処理を 示す断面工程図である。

【図3】本発明の第1の実施形態に係る半導体装置製造 方法の応用例を示す断面工程図である。

【図4】本発明の第1の実施形態に係る半導体装置製造 方法の応用例を示す断面工程図である。

【図5】本発明の第2の実施形態に係る半導体装置製造 方法を示す断面工程図である。

【図6】本発明の第3の実施形態に係る半導体装置製造 方法を示す断面工程図である。

【図?】本発明の第3の実施形態に係る半導体装置製造 方法の応用例を示す断面工程図である。

【図8】本発明の第4の実施形態に係る半導体装置製造 方法を示す断面工程図である。

【図9】薄膜の開口径と溝の関口径が等しい場合の熱処 理に伴う基板の形状変化の様子を示す実験結果である。

【図10】薄膜の関口径と溝の関口径が等しい場合の熱 処理に伴う基板の形状変化の機子を示す模式図である。

【図11】薄膜の関口径が溝の関口径よりも大きい場合 の熱処理に伴う基板の形状変化の様子を示す実験結果で ある。

【図12】薄膜の開口径が潜の関口径よりも大きい場合 の熱処理に伴う基板の形状変化の様子を示す模式図であ

【図13】薄膜の関口径と溝の関口部が閉じるまでの時 間との関係を示す図である。

【符号の説明】

10.30、40、50.60、80 レジスト膜

11. 22、31、32. 41、62. 70、90 薄 膜

12. 20, 33, 42. 51, 61. 71, 82, 9 1 墓板

13.21、34、52.64、73.83 空洞


4.3 側壁用材料


81 SiGe膜

100、103.105 蕣膜

101、104、106 益板


102、107 空洞







沖供休息量 閉口部が閉じるまでの時間 Rn = 1,2回の 0.3 Te Rn = 200 0.7 Te

[図13]





[図11]



[212]

